1樓：一枚工程師
時鐘的定義:時鐘是同步工作系統的同步節拍。它是用來指揮保障SOC中各種功能模組，比如CPU，GPU，DRAM控制器，GPIO等的正常工作。
2樓：常成
數字晶元中的時鐘？
時鐘一般都是外部輸入的，外部時鐘源是一般是晶振，經施密特觸發器整形後送給晶元內PLL，PLL中可以做倍頻也可做多個輸出還能做占空比調整，總之PLL可以輸出乙個質量比較高的時鐘訊號。這個時鐘再做時鐘分布，時鐘網路可以是H tree 也可以是mesh， 中間還有各種調整延遲的DLL和各種Buffer，最終到達時鐘分布網路的葉節點。
晶元內部產生嗎？最原始的用3個非門串成乙個環就可以做振盪器輸出時鐘，這種環形振盪器穩定性較差，配合電壓穩定電路，再接個PLL應該也能用。某些文獻中還有用片內LC振盪器的，當然這是為了實現某些特殊設計，實際的產品中還沒見到過。
3樓：
晶振產生穩定的低頻率時鐘，進入鎖相環（PLL），鎖相環輸出高頻時鐘。輸出點是時鐘樹（clock tree）的起點，可能不分頻就用，可能分頻。數字部分的時鐘就這樣產生了。
道地一點，鎖相環出來後，要經過乙個很大的multiplex array，作用是可以通過控制，在測試或者debug的時候用測試時鐘代替Functional Clock。
4樓：誒呀
youtube上看過乙個古老的美國教育片，講晶振是如何製造的，那時候是拿很大的晶體，切成一片一片，測量晶體的乙個什麼角度，然後按照計算的角度要求去切，形成乙個劈尖。現在的晶振應該也是同樣原理吧，只是變得很小了，自動化加工了。
模數轉換晶元中的數字部分處於什麼地位？
ADC中數字的地位嗎？adc有幾種，一種叫pipeline adc，還有現在流行的sa結構正在代替pipeline成為主流，這兩種裡面的數字校準演算法需要非常準確，能夠抵抗不同corner，各種溫漂下仍然是高速，高精度，因此數字的地位叫 不可或缺 還有一種叫sigma delta adc，慢速，高精...
你見過速度最快數字晶元的時鐘頻率能到多少GHz？
華山論劍 牙膏廠10nm 據說等效為台積電7nm clk到q要30ps，setup50左右，一級inv20左右，加起來100ps，uncertain 20,理論最大頻率 8G,這還是沒有memory的情況下，有mem至少降一半吧，4G。果然有很多不審題的，樓主說的是數字晶元的時鐘頻率好嗎，那種超過1...
晶元的能耗是如何產生的
Frank 晶元在待機狀態時候，會有漏電流，所以會產生靜態功耗，從直觀感受來講，這一部分決定了你的電子產品的待機時間，比如手機的待機時間。晶元在工作的時候，會有兩個部分的功耗，乙個叫開關損耗，也就是在從開到關或者從關到開的過程中會有功耗產生，對於一些開關電源的晶元，因為裡面的期間開關的頻率比較高，並...