1樓：LABLOOOO
對於工藝不用了解太多，只要了解基本的晶元平面工藝，像印刷一樣，一層一層的。
簡單是地說，最底層是silicon，會有一些刻蝕STI結構（這個資訊在silicon層就能看到）。沒被刻蝕的區域會進行一些離子注入，N-type or P-type（這種資訊不知道你們買的圖層能不能看出來）。
再上面就是POLY層，是做電晶體的GATE的；
再上面就是Metal 1, Metal 2, Metal 3....各個金屬層以及它們的通孔，每層都會有乙個圖層在你的反向檔案中。
從反向的角度來說，想像乙個晶元是由好幾層組成，每層會走很多連線，層與層之間也會有連線。你要全部反向出來主要是把這個連線關係給整理出來。用於反向的軟體是可以在圖層上畫線，比如沿著Metal 1畫線，然後遇到通孔，就連到下一層Metal 2.
繼續到Metal 2去跟蹤這個連線。
你貼的第一張區域性圖綠色的框裡面，那幾個豎著的線，從左到右分別是 4個poly gate, 2 個poly gate, 4個poly gate, 4個poly gate。每個gate上面連一塊（PMOS），下面連一塊（NMOS）《按經驗猜測》。那4個POLY GATE的PMOS處於串聯狀態。。。。
（把這些資訊綜合起來，應該就能畫出對應的電路圖）。
如果對MOS管的layout有個基本了解，然後又對你要反向的電路有個了解，反向起來就會相對容易點。
邏輯電路是如何通過電子元件實現的？
各位都說了好多啦，都給題主科普了很多原理。我就來補充一張圖 需要配合學習二極體三極體原理來食用 使用二極體三極體簡易的實現各邏輯 甄銘之 如圖是乙個NMOS transistor。簡單來說，左右兩邊source input和drain output可以想象成電線，中間的gate input想象成開關...
為什麼SRAM縮小的程度比邏輯電路低？
Anadog SRAM bitcell是工藝特別調整的，跟普通的邏輯器件不一樣。bitcell主要考慮density，因為在晶元上佔的比重大，效能上是有犧牲的。 王勇 說說幾點自己的經驗 隨著工藝尺寸越來越往下走，漂移 Variation 帶來的影響越來越凸顯出來。而SRAM的特性，對Variati...
為什麼CPU的邏輯電路越精簡，它的工作頻率就可以越高？
甄銘之 是這樣的。邏輯電路是由transistor構成的。每個transistor都帶有一定的電阻和電容屬性。還有連線transistor的電線也有很微小的電阻 雖然每個transistor的電阻和電容很小，但是由於因為現代的CPU裡包含的transistor有幾百萬個甚至更多，加起來就會產生影響。...