1樓：yx huang
動態能耗，P=1/2*C*V^2
40nm到28nm稱為一代推進，C小了0.7^2=0.5. 電壓也略有減小，(這intel 的28nm是1V？）所以應該節能一半以上。
但是實際上節能沒有這麼多。因為同時會優化performance，這時會犧牲一點能耗，以及導線沒有scale，短溝道效應等。
總之，rule of thumb：每一代帶來20% speed，20%power，20%area的提公升。
2樓：杜鑫
所有的電路基礎是與門和非門等邏輯電路單元。
那麼運算的本質是讓這些運算單元進行完整的一次次工作。而這樣的工作本身不是做功或者什麼，而是一種邏輯狀態的表達，舉下面的例子：
我們使用石英手錶（電池驅動的指標手錶），是為了得到手錶邏輯狀態的表達，而不是希望其指標在轉動中做功。那麼我們使用較粗和較大的原件做成乙個石英掛鐘，其秒針的每一次動作來產生邏輯表達便也就是秒針每動一下需要使用乙個單位的電量。那麼當我們將其工作單元縮小到手錶那麼大時（當然製造成本和精度和難度都有所提高），同樣產生乙個邏輯表達即秒針動一下的功耗為百分之乙個單位的量。
而為了產生乙個表達，秒針做的功對我們無用。
那麼我們便希望原件越來越小，小到剛剛能產生乙個邏輯表達就行，而盡量減小其中的做功消耗。同樣越來越小，我們便可以將其做成功能更加多樣。在晶元中，製程越來越小的目的便是降低每乙個邏輯單元的功耗。
（試想：當我們只能生產1mm粗的銅線時，做出的表要多大？而能生產1um銅線時又能做出多小的表？
）同樣，我們當然希望製程越來越小，但小製程的加工方式便是最大的瓶頸，而加工成乙個單元所用矽材料的成本幾乎沒有變化。那麼便解釋了，製程越來越小，做成同樣功能晶元的材料成本也越來越低，但其加工機器成本越來越高。
如何看待英特爾宣布暫停7nm 5nm製程相關技術研發，尋求台積電代加工？
我認為intel，成也14nm，敗也14nm。它的14nm能把日常主頻拉到5ghz以上，除了gf的14nm finfet on soi ibm z大型機在用 應該沒有誰能達到 如果出乙個更小製程工藝 如10nm 7nm 距離這頻率太遠，消費者是不會買賬的。所以我認為intel工藝難產，主要不在於密度...
半導體晶元工藝製程 nm 越小對於效能提公升究竟有多大呢？
愛讀書的熊貓 這個很難用精確的公式來標識 只能從以下幾個方面來說明 第一工藝越高階，NM越小，在單位面積下能放下越多的電晶體，而電晶體越多，能完成的功能越多，進行同樣的任務速度越快 第二可以提高晶元的執行頻率，這個和功耗直接相關。當晶元的結構和電晶體數量一致的情況下，顯然，執行頻率越高，效能越好 第...
截至2023年2月，中芯國際的14nm製程到底進展如何？
其實我蠻建議如果有中芯的員工別去弘芯的，我見過幾個行業裡面所謂要攪局的拼命靠工資挖人的最後個人其實在新公司也不會工資高很多的，高的部分未來會被新公司慢慢被折磨掉。而且那個蔣公開說不進先進製程，不和台積電競爭。我覺得這就是台積電的內鬼擾亂中芯的吧 眼看著中芯搞出來了，而且今年這些生死存亡的時候。唉大家...