1樓：厲雷剛
再問個問題:
noms (O, I, C)
1. 當C為高電平時，如果I為低電平，是不是O也是輸出低電平？
2. 如果寫成nmos (I, O, C); 是不是一樣的結果呢？
3. 對於上面兩個問題，pmos是不是和nmos相似的結果？
2樓：Jld
①開關狀態nmos管：
輸入高電平，輸出低電平
輸入低電平，輸出高阻
②開關狀態pmos管：
輸入高電平，輸出高阻
輸入低電平，輸出高電平
單個nmos邏輯：
輸入低電平時：nmos高阻，靠上拉電阻（如10k連線到電源）提供高電平
輸入高電平時：nmos輸出低電平，輸出端對地電阻10歐姆左右。此時，電源對地大概存在乙個10k電阻，一直有電流消耗。
單個pmos管，與單個nmos相似。提供電平方式交換了，電阻接地提供低電平，pmos提供高電平。高電平時，電源對地有乙個電流消耗。
cmos電路：
輸入高電平時：nmos對地連通，pmos對電源高阻，電源對地沒有電流消耗
輸入低電平時：nmos對地高阻，pmos對電源連線，同樣沒有電流消耗
由於nmos使用電子做載流子，pmos使用空穴做載流子，在同樣電場下，空穴移動速度低於電子。即n溝道電導率大於p溝道電導率，所以在同樣的幾何引數情況下，nmos的導通電阻R低於pmos的導通電阻R
在數位電路中，上公升沿和下降沿時間約為3RC(R是管子的導通電阻，C是負載電容)，因此使用同樣幾何引數pmos和nmos的cmos電路，下降沿快於上公升沿（nmos驅動下降沿，pmos驅動上公升沿）
3樓：111
說法要改一改：CMOS「門」比NMOS或PMOS「門」的「靜態」功耗低，速度也可以更快。比如只用nmos的反相器，輸出低電平的時候上拉電阻會流過電流。
其實都是積體電路設計教材開頭的基礎知識。
另外pmos和nmos可以併聯（改變寬長比），pmos比nmos慢，那麼就併聯幾個，增加導電性。
4樓：卷積雲
CMOS的靜態電流約等於0，除非負載不是MOS而是阻性負載，所以CMOS靜態功耗極低；PMOS在低電平輸入、NMOS在高電平輸入時有靜態電流，功耗會比CMOS大得多。
在同等工藝、同等器件尺寸下，PMOS比NMOS延時長，簡單的說就是空穴導電不如電子導電有效率，具體原理請參考半導體器件原理（不要問我，已經還給老師了）。
高頻和低頻是相對的，只要器件性能夠用，CMOS肯定是價效比最好的。
NMOS大量用在高速電路上是挺多年前的事情了。如果對速度有要求，還有BiCMOS、SOI、III-VI族器件可以用，NMOS沒什麼優勢，不流行了。
AMD 為什麼不增大單個核心的電晶體數量來提公升單核效能？
盧Alpha 因為這條路很難走，難到intel也快走不下去的程度。架構設計到成品就是4年，推土機系列2012年算起，重新設計乙個架構到產品少說也得2016了。zen就是大幅度提公升單核效能的 1.AMD增加電晶體數量沒有難度，這對TSMC和GF有難度。以GF這貨的水平，大核心就算能造出來，誰也買不起...
為什麼 DSGE 模型在沒有資料，只有公式（帶有未知引數）的情況下，可以有穩態值？
伊芸 哈哈，誰說可以的。你們這些只會灌水的。經濟學連資料都不要的，我也是真心佩服。說那麼一堆，你看一看是不是你在套用別人的方程時，用了別人設定的引數初始值好麼。沒用怎麼可能出結果。 王鶴喧 因為模型裡的 未知值 基本都是外生變數，都是給定的，整個方程組最後會是 X個變數X條式子 這種形式，就算出現X...
為什麼平常聽到的資料說供電線路的電壓都是1 1千伏11千伏110千伏等，而不是整數？
煮酒東流 中國沒有1.1kV的電壓等級。生活中能聽到的電壓等級有220V 380V 10kV 35kV 110kV 220kV 500kV這些電壓等級。更高等級的有直流800kV，這是已經投入執行使用的最高等級的電壓，國家電網還在研究直流1000kV直流供電，不過目前還沒有正式投入使用。 曹節 先問...