1樓：yx huang
補充下，CMOS中PMOS出現是為了解決Vdd 連線的vout drop(大小為vth）,以及穩態無功耗（只有leakage）.
BJT 的beta大，所以drive能力強。所以bicmos還有些用在大output capacitor的地方，如output buffer.
2樓：上官培陽
補充一下。以前的板級電路對面積功耗之類的要求不大，都是模擬晶元和晶元各司其職。所以用BJT來做模擬晶元，可以實現高效能，成本不會很敏感。
但是基於BJT的設計不能相容標準CMOS工藝，而且工藝的發展很慢，整合度很低，成本高。
現在都是混合訊號，SOC，單晶元解決，所以模擬數字要整合在一起，出於成本考量，就要用統一的工藝完成。用BJT做數位電路的話靜態功耗很大，所以人們為了功耗犧牲了一部分效能選擇了CMOS工藝。
另外乙個考量就是模擬和數字使用的不同工藝便於整合在一起。現在用來完成數字設計的工藝已經達到了數十奈米的級別，而完成模擬的工藝還停留在100奈米以上，而且會在這個工藝上停留很久。這些差異在CMOS工藝下都可以忽略。
所以CMOS工藝就成了現在積體電路設計的寵兒，而基於BJT的設計市場已經很小了。
現在的BiCMOS工藝，就是在晶元上同時製造BJT和MOS，用少量BJT來克服MOS在效能上的不足
3樓：又見山人
理論上，BJT的遷移率和極限頻率更高，寄生電容和雜訊更小，適合模擬電路；CMOS電路則沒有靜態功耗，對電壓容忍度高，更適合只有01的數位電路；BiCMOS則在同一工藝中相容二者。但這僅僅是理論上。
現今世道是SOC當道，絕大多數模擬設計師也只能拿CMOS做設計。希望此生我有機會做一回BJT的電路
法碩分析剛開始背什麼速度是正常速度？剛開始只背綜合每天該背多少頁，最長幾天背完？
gump little 背了八遍左右 重點章節十遍以上 第一次背完全書大概用時18天 第二次13天 第三次不到一周 第四次開始抽查重點章節加強背誦必要時要默寫，因為有簡答嘛 書背得越細越好 不過我是前年考的可能現在出題方向不太一樣？記得當年就說法碩司考化來著 刑民次數應多於其他三門 實際上也就是最後...
剛開始認識乙個男生，簡直就是我的理想型，聊了乙個週後在一起了，為什麼突然感覺也就那回事 ？
路人看心 因為不在一起時，你倆是互相不了解的，神秘感加上曖昧的氛圍讓你倆能相互吸引，TA也始終表達自己最完美的一面，你也一樣。在一起一段時間後，卸下了神秘的面紗，TA可能沒你想象中那麼好，會摳腳會口臭會有各種各樣奇怪的怪癖，但是你倆互相的認識還不夠深，不知道對方的底線在哪，不知道對方對什麼事特別在意...
剛開始學琴的小朋友下鍵的時候手型無法保持，怎麼辦
太美 看了問題日誌，看來提問的是位鋼琴老師。我只能說.不知題主是否以鋼琴教師為業，如果不是最好！如果是的話，其實.很多其它職業更有機會在較短的時間內達到較專業的水平，收入預期也可能更好。 La Valse 沒有必要非得保持乙個固定的標準手型啊！兒童剛剛第一節課的時候，能先做到肩膀手臂這樣的大關節放鬆...