1樓：
如圖所示，很簡單是不是，任何電機或者計算機的學生都知道這個電路的function:
好，現在我們來問第乙個問題：利用這個電路，假設你有乙個理想加法器，做電路運算，最快有多快？
這個問題對於學過數位電路的人應該不難，就是乙個反向器的延遲（delay）問題。通過乙個反相器，你永遠無法同時產生和。
明白了延遲，我們再來問第二個問題：反向器的延遲是恆定不變的麼？
學過一點哲學的人都會知道，一切事物都是在不斷發展變化中的。反向器的延遲更是如此。最基本的，延遲是由這個時間常數決定的，那麼顯然，當B端的負載是1fF的電容和負載是1pF電容時，如果電阻不變，延遲差別可達到1000倍。
換句話說，本來1ns的運算現在要算1us了。（你的CPU本來是1GHz的，現在只有1MHz了）。什麼，你說實際電路做好後負載不會變？
那麼溫度呢？高中生都知道電阻大小和溫度有關，那麼你的CPU跑起來，溫度（延遲）難道不會變麼？如果真是這樣，可以拿諾貝爾獎了……
明白了上面的基礎，我們再來考慮上面三個反相器的電路。為了解決上面無法同時產生和的問題，我們可以用上面三個反向器來處理。通過優化設計，我們可以設法使得下面兩個反相器的延遲和上面乙個反向器的延遲相等。
顯然這個方案已經做了乙個trade-off，那就是犧牲功耗和面積換取速度。但這樣，你這三個反向器顯然是不一樣的，設計複雜度已經增加。然而，這就OK了麼？
所有晶元設計人員都知道要考慮PVT。所謂PVT就是工藝（Process）,電壓（Voltage）和溫度（Temperature）的變化。也就是說，無論你優化的怎麼好，也只能保證B和C在某乙個或者有限多個工作點下同時生成，隨便換乙個條件，你的假設都不成立。
舉個例子，你CPU的溫度變化範圍0~85度，那不好意思，B和C在0~85度下的最大延遲誤差就成了你的設計瓶頸。換句話說，即使你有乙個理想的加法器，想優化這麼弱弱的運算速度，都並不容易。
現在我們回到本題，所謂的標準庫，就是在某乙個工藝下（比如台積電65nm），由某些公司（比如ARM）設計了一些最基本的邏輯單元（比如反相器，NOR, NAND，D-flipflop)等等，這些標準庫都給出了在特定測試條件下（PVT給定）的延遲、版圖等等……作用是方便電路設計者設計，加快研發程序。所謂的verilog或者VHDL合成，實際上就是用一些EDA tool根據這些給出的資料進行計算合成，EDA tool能幫你連線，省去了你routing的麻煩，並且tool會根據你給出的timing constraint進行延遲優化（加一些inverter、buffer之類的）。但是凡是用過tool的都知道，當電路很大，邏輯很複雜的時候，經常無法編譯成功，有的時候甚至就永遠不可能成功，這時候就需要設計人員根據數位電路原理自行優化邏輯甚至自己動手畫數位電路的版圖。
其次，大家已經看出，剛才兩個最簡單的電路，都可以產生 和。但是，為了實現同樣的運算，效能卻不一樣。這個就是最最簡單的「架構」問題。
架構不是EDA tool能幫你解決的。架構的改進是乙個綜合問題，最根本的設計改變取決於工藝的進步，最根本的效能進步取決於電路系統級的創新，而系統級的創新和工藝的進步也是密不可分的。所以，任何積體電路設計人員對工藝都需要有較深的理解。
絕對不是某幾個指標就能決定的。換句話說，你就算和IBM Intel用同樣的工藝，你玩了命設計的CPU可能還是幹不過他們，因為這背後的智慧型和經驗積累絕非一日之功。
此外，在晶元方向，我覺得市場積累的作用並不大。囿於研發成本之高和產品換代之快，兩代產品趕不上別人，乙個比較大的公司就得被迫關閉部門的例子比比皆是。如果具體談，牽扯面太廣，這裡就不做贅述。
電路設計是工程設計的一種。只要是工程設計，就沒有什麼真正的標準可言。所謂的現存標準，都是一群大牛公司根據它們現在能達到的最好的最穩定的設計來決定的。
標準的建立要高，這樣很多小公司做不到，標準的建立也不能過高，這樣這些大牛公司始終都能達到或者幾年前就已經達到了，這樣大公司越做越大，資本積累越來越多，設計越來越牛。什麼？有個別小公司做的某些小電路比我們還好？
趕緊收購了，別讓它們出來搗亂……
當然，所有的設計都有一些原則，比如剛才介紹的延遲，PVT……這些基本的原理可能才是真正的標準。
其他的問題，我想在其他答案中已經解答了，我也不必再說了吧。
2樓：uciicu
CS在矽片上實現邏輯
IC在矽片裡實現邏輯
兩者的相同在於，都是來實現某種邏輯的，都是把複雜事物通過「時間上分階段、空間上分型別」的方式分解成矽片上/矽片裡可以執行的邏輯。
兩者的不同在於，CS的邏輯接近於人的思路，更像是if-else這種因果邏輯在時間上的序列體現。而IC上的邏輯要麻煩很多，比CS多了很多if-else的並行體現。
積體電路設計與整合系統專業？
先註明我只是個集電專業大三本科生，觀點僅供參考。首先你要確定的是你想不想留在這個專業，這需要你去了解積體電路行業相關的東西，胡說IC 可以算是一本比較好的介紹行業相關的書，如果你覺得這個專業不適合自己，就主要關注你的課內學習成績並接觸你想做的行業，為保研 出國轉專業準備，可以不用過多的接觸這個行業的...
積體電路設計專業真的不好嗎？
老楊叔聊志願填報 隨著國家對半導體和晶元行業的戰略性重視，包括積體電路設計和整合系統在內的電子類專業會越來越好 美國制裁中興通訊對志願填報釋放什麼訊號？ Dflipflop 大學階段晶元和計算機方向所學相差應該不大。晶元行業最近幾年國家非常重視，不同公司對於人才的爭取也比較激烈。網際網路行業雖然待遇...
積體電路設計，在研究所還是企業？
STAR 建議去企業。研究所的優勢劣勢，你已經分析的可以了。這裡不做描述。企業的優勢劣勢 優勢 就是學到的東西很多，專案經歷經驗能夠快速積累，對於自身增值很有必要。劣勢 壓力大 在你沒有完全成長起來的時候，陪伴家人的時間少,自己的閒暇時間也少。目前我就是這樣的狀態，996偶爾997。剩下的時間就是應...